СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 2011-1

В ВЕДЕНИЕ Тенденции развития печатных плат свидетельствуют о постоянном уве личении скорости передачи инфор мации, с которыми не справляются традиционные технологии проекти рования. Устоявшиеся понятия о па раллельных интерфейсных потоках не работают при тактовых частотах свыше 200 МГц из за взаимодействия сигналов большого количества шин. Решением этой проблемы является применение последовательных интер фейсов, использующих передачу сиг налов в дифференциальном виде и обеспечивающих необходимую ско рость потока. Дифференциальная передача сигна лов обеспечивает значительно более низкий уровень излучения, сокраща ет количество выводов устройств и сигнальных шин и предоставляет воз можность передавать сигналы на от носительно большие расстояния. Вы сокоскоростные тактовые сигналы компьютерных материнских плат и серверов передаются по дифференци альным линиям. Многочисленные уст ройства, такие как принтеры, комму таторы, маршрутизаторы и процессо ры сигналов, используют технологию низкоуровневой дифференциальной передачи сигналов LVDS (Low Voltage Differential Signaling). Разводка дифференциальных пар предъявляет новые, довольно сложные требования к проектированию печат ных плат. Прежде всего это относится к САПР печатных плат и расширению их инструментария. Многие современ ные программы давно имеют в своём составе модули для реализации такой технологии, но наиболее адекватны ми считаются «тяжёлые» САПР от ком паний Cadence и Mentor. В этой статье будет рассмотрена ре ализация дифференциальных пар в программе Allegro, где, начиная с вер сии 15.0, имеется возможность уста навливать электрические ограниче ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 44 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 1 2011 Работа с дифференциальными парами в Cadence Allegro Анатолий Сергеев, Пётр Савченко (Москва) В статье рассмотрен стандартный стиль дифференциальных пар, а также способы их установки и настройки ограничений. ния на стандартный стиль диффе ренциальных пар (имеется в виду па ра цепей или распределённые цепи, прокладываемые в непосредствен ной близости друг от друга на по верхности одного и того же слоя платы). Используя новые инструменты при работе с дифференциальными пара ми в программе Allegro, пользователь имеет возможность: ● объединять две одиночные ( nets ) или распределённые цепи ( xnets , подразумеваются несколько раз ноимённых цепей, передающих один сигнал через фильтрующие конденсаторы и согласующие ре зисторы), обозначенные как диф ференциальные пары, в один груп повой объект дифференциаль ных пар; ● препятствовать созданию более чем двух объектов со свойством DIFFE RENTIAL_PAIR для пользовательских дифференциальных пар; ● использовать функцию автомати ческой генерации дифференциаль ных пар в Allegro PCB Editor (редактор печатных плат) или Allegro PCB SI (модуль для анализа целостности сигналов и ЭМС) и Constraint Ma nager (таблица для управления пра вилами и ограничениями); ● устанавливать электрические огра ничения на дифференциальные па ры в разделе Electrical Constraint Set менеджера ограничений ( Constraint Manager ); ● не использовать дополнительные пе ременные, которые ранее требова лись для разделения правил провер ки ( DRCs ) трассировки между диф ференциальными парами; ● добавлять больше ограничений на трассировку дифференциаль ных пар; ● контролировать все ограничения, наложенные на дифференциальные пары, в одном режиме DRC: All diffe rential pair checks ; ● использовать Differential Calculator в Allegro PCB Editor или Allegro PCB SI для вычисления вариантов ширины линий и величины зазора между ними; ● использовать диалоговое окно Data base Setup Advisor в Allegro PCB Editor или Allegro PCB SI для загрузки тре буемых библиотек и базы данных; ● разделять электрические и пользо вательские дифференциальные па ры в системе проверки правил про ектирования ( DRC ). В Allegro PCB Editor и Allegro PCB SI список всех дифференциальных пар можно открыть в окне Logic – AssignDif ferential Pair . Также дифференциаль ные пары добавлены в раздел элек трических правил трассировки цепей Constraint Manager ( Setup – Constraints – Electrical в редакторе плат). Ниже мы рассмотрим стандартный стиль дифференциальных пар, под ко торыми понимаются пары, располо женные на поверхности одного и того же слоя платы. Тандемные дифферен циальные пары будут рассмотрены в следующих статьях. В программе Cadence Allegro все диф ференциальные парымогут быть уста новлены двумя способами: 1) дифференциальные пары, описы ваемые моделями (электрические дифференциальные пары). Назна чение такой дифференциальной пары происходит через модель про хождения сигнала ( IBISDevice ). До полнительно такая модель может содержать паразитные параметры выводов, данные о задержке сигна ла, логический пороговый уровень и буферные задержки; 2)пользовательские дифференциаль ные пары. Такие дифференциальные парызадаются вручнуюсиспользова нием одного из следующих методов: ● в Allegro Design Entry HDL XL (редак тор схем) присвоить свойство DIF FERENTIAL_PAIR цепям на схеме, ● в Allegro PCB Editor или Allegro PCB SI выбрать Logic – Assign Differential Nets , ● в Constraint Manager выбрать цепь или групповую цепь, а затем меню Objects – Create – Differential Pair . © СТА-ПРЕСС