СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 2011-1

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ ● перейти на режим одиночной линии ( Single Line Mode ). Это позволит со единить две цепи дифференциаль ной пары в одной точке; ● просмотреть информацию о диф ференциальной паре с точки зре ния других электрических ограни чений. Во время автоматической трассиров ки Allegro PCB Router распознает диф ференциальные пары и все ограниче ния. Для участков трасс, где происхо дит их сужение, нет необходимости создавать специальные области на пла те с отдельными правилами и ограни чениями для контроля расстояния между трассами и их ширины. Теперь это доступно с помощью переменных Neck Width (ширина участка трассы) и Neck Gap (зазормежду соседними трас сами на отдельном участке этих трасс). Очень важно задать правила и ограни чения на трассировку дифференци альных пар. К минимальным требова ниями здесь можно отнести ширину и длину трасс в дифференциальной паре и первичный зазор между трас сами в паре. Для контроля над системой провер ки правил проектирования ( DRC ) диф ференциальных пар в Allegro PCB или Allegro PCB SI и Constraint Manager в окне Electrical Constraints переключи те ограничение All Differential Pair Checks на On ( Setup – Constraints – Elec trical Constraints Sets – Modes tab ). Участки трасс дифференциальных пар, которые не соответствуют нало женным пользователем ограничени ям, подсвечиваются псевдосегмента ми (см. рис. 1), что помогает отлажи вать систему DRC . П РИМЕР РАБОТЫ С ДИФФЕРЕНЦИАЛЬНЫМИ ПАРАМИ Рассмотрим конкретный пример реализации дифференциальной па ры на печатной плате. Этот пример будет основан на следующих уста новках: ● расстояниемежду трассами в диффе ренциальной паре составляет 6 mils, расстояние между двумя соседними дифференциальными парами или другими цепями – 10 mils; ● каждый участок дифференциальной парыимеет одинаковуюдлину в пре делах допуска 10 mils; ● нагрузочные резисторы располага ются на расстоянии 300 mils до бли жайшей нагрузки; ● дифференциальные пары, включен ные в группу, имеют одинаковую длину с допуском в 50 mils. Пример дифференциальных пар по казан на рисунке 2, где реализованы 18 пар ( DATA01 –DATA18 ); пары DATA01 и DATA02 имеют параллельно включен ный нагрузочный резистор, а осталь ные пары – нет. Приступая к работе с дифференци альными парами, необходимо вы полнить их описание, т.е. «сказать» программе, какие проводники явля ются парами. Назначение сигналь ных моделей компонентам автома тически формирует дифференциаль ные пары. Просмотреть список дифференци альных пар можно по команде Logic – Assign Differential Pair . В диалоговом окне Assign Differential Pair (см. рис. 3) дифференциальные пары отобра зятся как электрические дифферен циальные пары. В этом же окне про исходит назначение дифференциаль ных пар. 47 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 1 2011 Рис. 7. Топология дифференциальных пар Рис. 5. Диалоговое окно настройки электрических ограничений для дифференциальных пар Рис. 6. Настройка SET1_NORES © СТА-ПРЕСС