СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 2011-9

алгоритм, в частности, может быть вы полнен в два раза быстрее и с исполь зованием меньших ресурсов памяти, по сравнению с его реализацией без модуляMAC. При расчёте КИХ фильтра 20 го порядка расходуется менее 10% ресурсов вычислительного ядра, что позволяет сократить энергопотребле ние; расчётына основе алгоритма Герт целя при использовании MAC можно проводить вдвое быстрее. Однако включение специализиро ванной аппаратной поддержки уско рения одной лишь, пусть и весьма распространённой, операции в микро контроллеры компании Silicon Labo ratories принципиально отличается от системного подхода к проблеме, проде монстрированного компанией Mic rochip. Когда в 2000 г. эта компания представила своё видение концепции ЦСМ, было заявлено, что новые мик росхемы не окажутся микроконтрол лерами, в конструкцию которых прос то добавлен модуль MAC. Архитектура новых приборов dsPIC30 создавалась «с нуля», с учётом того, что они должны поддерживать типовой набор возмож ностейЦПОС (наряду сMAC, это техно логия сдвигового регистра и усоверше нствованные возможности адресации) ипри этом сохранить преемственность с архитектурой PIC18. Для входа на новый рынок компа ния Microchip Technology даже сфор мировала специальное подразделе ние. Созданное его специалистами 16 разрядное ядро dsPIC30F имеет два класса команд: микроконтроллерные инструкции и команды цифровой об работки сигналов. Оба класса равно правно интегрированы в архитектуру контроллера и обрабатываются одним ядром, которое построено на основе модифицированной гарвардской ар хитектуры, имеет 40 разрядное АЛУ, поддерживает команды умножения 17 × 17 за один цикл (16 × 16 для умно жения со знаком) и имеет два аккуму лятора разрядностью 40 бит. Память данных контроллеров dsPIC разделена на два блока (X и Y), и каж дый блок памяти данных имеет неза висимый модуль генерации адресов. Микроконтроллерные команды могут работать только с Х областью памяти, инструкции ЦОС работают с обеими областями памяти и поддерживают доступ к двум операндамиз разных об ластей памяти. Для ряда инструкций dsPIC возможно одновременное чте ние, обращение к данным в памяти, к рабочему регистру и запись результата в память. ВЦСМdsPIC30F реализованы различные типы адресации, а система команд оптимизирована для програм мирования на языке C. Ядро ЦСМ другого семейства ЦСМ dsPIC33F (см. рис. 2) компанииMicrochip полностью аналогично ядру dsPIC30F, за исклю чением того, что команда выполняется вдвое быстрее (за два такта). Семействаполностьюсовместимыпо набору инструкций, программной мо дели и способам адресации, что позво ляет использовать библиотекииисход ные коды программ, написанные для dsPIC30F. В микросхеме dsPIC33F пере работана система тактирования, реали зована ФАПЧ с дробным коэффициен ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 30 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 9 2011 Двухпроводной отладочный интерфейс Ядро 40 MIPS, 16 бит Инструкции ПДП 8 каналов Флэш память (до 256 Кбайт) ОЗУ (до 30 Кбайт) GPIO VREG Данные Шина данных/инструкций Шина данных CAN* Модуль захвата Таймеры 16 бит ШИМ контроллер с полевым транзистором на выходе Таймер/ счётчик RTCC Параллельный мастер порт Интерфейс квадратурного модулятора Аналоговый компаратор* АЦП 10 или 12 бит ЦАП управления Звуковой ЦАП CRC SPI* UART* I2CTM* Контроллер ШИМ управления двигателем Контроллер сравнения ШИМ * До 4 штук Аккумулятор 40 бит Ядро ЦПОС 16 регистров «Теневой» набор Умножитель 16 × 16 Контроллер прерываний • Оптимизировано для программирования на языке С • Поддержка особенностей архитектур МК и ЦПОС Рис. 2. Блок схема базовой конструкции микросхем семейства dsPIC33F Аналоговая периферия Цифровой ввод/вывод Компараторы напряжения Матричный коммутатор Интерфейс внешней памяти UART SMBus SPI PCA Timer 0 Timer 1 Timer 2 Timer 3 Port 0 Port 1 Port 2 Port 3 Port 3 Port 4 Только для 48 выводных Высокоскоростное ядро контроллера «Сторожевой» таймер Гибкая подсистема прерываний Отладочная схемотехника Внутренний тактовый генератор / ГНЧ / ФАПЧ Флэш память ISP 32 или 16 Кбайт 16 × 16 MAC Ядро с архитектурой 8051 (100 или 50 MIPS) 1024 B SRAM Схема сброса АЦП 10 бит, 200 кВыборок/с Токовый ЦАП 10 бит Только для моделей F360/1/2/6/7/8/9 A M U X Температурный датчик Рис. 1. Блок схема конструкции микроконтроллера C8051F369 © СТА-ПРЕСС