ЖУРНАЛ «СТА» №3/2004

ментах, все они обладают рядом не- достатков: ● индивидуальная разработка плат и программного обеспечения; ● практическое отсутствие готовых ядер операционной системы и, как следствие, необходимость разработ- ки программных средств «с нуля»; ● сложность отладки разработанного программного обеспечения в смен- ных ППЗУ; ● малая ёмкость ОЗУ и системного ППЗУ. Значительно возросшие по сравне- нию с экспериментом АВС на спутни- ке «КОРОНАСИ» требования к вы- числительным возможностям и объёмам оперативного и постоянного запоминающих устройств привели к необходимости использовать в кон- троллере КСМП стандартный модуль центрального процессора 4020 фирмы Octagon Systems [5], который находит применение в различных отечествен- ных приборах, в том числе и космиче- ского назначения [6], [7]. Основные характеристики этого мо- дуля, выполненного в формате Mic- roPC, таковы: ● процессор 386SX/25 МГц; ● динамическое ОЗУ 1 Мбайт; ● 3 последовательных порта, в том чис- ле один настраиваемый на работу с интерфейсом RS485; ● 48 каналов цифрового вводавывода; ● 3 твердотельных диска ёмкостью до 1 Мбайт на основе флэшпамяти; ● 8битовая магистраль ISA; ● сторожевой таймер; ● прошитая в ППЗУ операционная система DOS 6.22; ● оптоизолированные входы сброса и прерываний. Модуль выполнен в виде платы с габари- тами 124,46 × 114,3 мм. Несмотря на такие малые размеры, эта плата фактически является завершён- ным одноплатным п р о мышл е н н ым к о м п ь ю т е р о м , удобным для отлад- ки программного обеспечения, так как на плате преду- смотрены допол- нительные средст- ва для подключе- ния клавиатуры и организации с помощью программ- ного обеспечения межмашинного обмена. Стандартная система команд процессоров семейства x86 и встро- енная операционная система DOS 6.22 позволяют сильно упростить процесс создания и отладки специа- лизированного программного обес- печения, в том числе с применением языков программирования высокого уровня. Для использования платы 4020 в со- ставе модульной системы электроники АВСФ был разработан специальный модуль, обеспечивающий интерфейс между процессорной платой и магист- ралью МСЭ, а также реализующий связь вычислительного ядра с телемет- рической системой ССНИ. Функцио- нальная схема интерфейса между пла- той 4020 и магистралью МСЭ приведе- на на рис. 4. В состав интерфейсной платы входят следующие узлы: ● узел управления МСЭ, состоящий из дешифратора выбора блока и фор- мирователя отклика (подтверждения приёма данных с магистрали МСЭ); ● буфер данных МСЭ, решающий за- дачу согласования уровней магистра- ли данных МСЭ и параллельного порта вводавывода платы 4020; ● специальный узел приёма признаков состояния и прерываний от МСЭ, который на основе полученной ин- формации формирует запросы на прерывание (IRQ 4, 5, 7, 9) и обеспе- чивает ввод в плату 4020 сигналов со- стояния модулей; ● интерфейс с ССНИ, реализующий следующие функции: РАЗ РА БО Т КИ / КОСМОНА В Т ИК А 33 СТА 3/2004 www.cta.ru Рис. 3. Электронный блок прибора АВС-Ф на этапе сборки бортовой аппаратуры спутника Рис. 4. Функциональная схема интерфейса между процессорной платой 4020 и магистралью МСЭ Данные на ССНИ Сигналы управления МСЭ IRQ 4, 5, 7, 9 Интерфейс с ССНИ (обмен по каналу прямого доступа к памяти) Управление МСЭ DACK1,2 DRQ1,2 Синхронизация обмена Время ССНИ [8] Шина данных [6] [4] [5] Шина MicroPC Встроенный контроллер 8255 #1 Port A Port B Port C Встроенный контроллер 8255 #2 Port A Port B Port C Магистраль MicroPC (ISA-8) Буфер данных МСЭ Узел приёма признаков состояния и прерываний от МСЭ Запросы прерываний и сигналы состояния МСЭ Процессорная плата Octagon Systems 4020