ЖУРНАЛ «СТА» №3/2007

уступает права на передачу следующему узлу. Последний узел МТД по окончании передачи данных передаёт права на пере- дачу в начало МТД (первому узлу). Узлы МТД, не осуществляющие пере- дачу, обеспечивают трансляцию приня- тых данных следующему узлу. За счёт реализации механизма передачи прав ка- ждый узел МТД знает, где относительно него находится активный узел, и поэтому может однозначно определить направле- ние трансляции данных. При ретрансля- ции осуществляется регенерация переда- ваемых сигналов, что обеспечивает воз- можность высокоскоростной передачи данных без ограничения дальности. Для обеспечения слаженной работы процессоров по каналу глобальной син- хронизации МТД передаются сигналы синхронизации и управления. Для орга- низации синхронизации и управления используется один из процессоров (за- даётся программным способом), кото- рый является ведущим, а все остальные процессоры — ведомыми. В зависимости от характера решае- мых задач предусмотрена возможность логического разделения МТД на от- дельные участки, способные осуществ- лять независимую передачу данных в своём сегменте, что существенно повы- шает (до 1200 Мбайт/с) пропускную способность МТД. Сегментирование МТД обеспечивается за счёт создания нескольких «верхних» и «нижних» пор- тов, ограничивающих область сегмента. Реконфигурация МТД может осуществ- ляться многократно без нарушения ра- ботоспособности системы. Системная архитектура модуля МЦПС Функциональная схема модуля МЦПС приведена на рис. 7. Начальная установка и загрузка про- граммы в основной и мезонинный про- цессоры TMS320C6713 осуществляется от управляющей ЭВМ (МЦП) по кана- лам CompactPCI через HPI с помощью контроллеров HPI. Возможность досту- па МЦП к внутренним ресурсам про- цессоров (регистры, память) также реа- лизуется по интерфейсу HPI. Оперативная память SDRAM и флэшпамять подключены к процессо- рам по интерфейсу EMIF в адресном пространстве CE 2. Для организации межпроцессорного обмена используется соответствующий контроллер, который подключён к ка- налам EMIF каждого процессора. В со- став контроллера межпроцессорного об- мена входят два независимых буфера об- мена БП 0 (буферная память основного процессора) и БП 1 (буферная память мезонинного процессора) объёмом по 1 кбайт и общедоступные регистры управления. Скорость чтения/записи в буферы обмена — до 400 Мбайт/с. Для управления обменом данными преду- смотрены процессорные прерывания или механизм работы с флагом. Для организации информационного обмена по каналам CompactPCI ис- пользуются контроллеры CompactPCI, реализующие системный интерфейс CompactPCI (стандарт PICMG 2.0 D3.0). Во входной буфер осуществляется за- пись данных для процессора, принятых по шине CompactPCI, а в выходной бу- фер — данных от процессора для пере- дачи по шине CompactPCI. Взаимодей- ствие буферов с процессором осущест- вляется по каналам EMIF. Объём каж- дого буфера составляет 1 кбайт, вместе они образуют буферную память кон- троллера CompactPCI. Скорость чте- ния/записи в буферную память по шине EMIF составляет до 400 Мбайт/с. Об- мен данными с МЦП каждый МЦПС может осуществлять в режимах «Target» или «Master». В контроллере реализова- на возможность передачи прерываний со стороны процессоров на управляю- щую ЭВМ (МЦП) или приёма сигналов сброса процессоров со стороны МЦП. Обмен данными между МЦПС орга- низован с помощью магистрали МТД. Для управления передачей данных ис- пользуется контроллер МТД, в состав которого входят коммутационный узел, реализующий интерфейс передачи дан- ных по магистрали, и приёмопередаю- щие блоки для каждого процессора. Ка- 36 СТА 3/2007 РАЗ РА БО Т КИ / С УДОВО Е ОБО Р УДОВ АНИ Е www.cta.ru Условные обозначения: КУ — коммутационный узел; ВНУ — «верхний» начальный узел; НКУ — «нижний» конечный узел; БП — буферная память. Рис. 6. Структурно-функциональная схема МТД