ЖУРНАЛ СТА 3/2011

сональном компьютере составляет ве- личину 133 Мбайт/с. В реальности же пропускная способность определяет- ся микросхемой северного моста и конкретной материнской платой и обычно составляет величину порядка 100–120 Мбайт/с. В результате проведённого анализа возможных способов построения теле- метрической системы был выбран ва- риант на базе персонального компью- тера с использованием быстродей- ствующей платы цифрового ввода-вы- вода ADLINK PCI-7300A. О ПИСАНИЕ ТЕЛЕМЕТРИЧЕСКОЙ СИСТЕМЫ Структурная схема телеметрической системы приведена на рис. 3. В каче- стве интерфейса связи выбран LVDS. Физической средой передачи сигналов является кабель типа STP (экраниро- ванная витая пара) категории 5е ком- пании Belden, содержащий четыре ви- тые пары одножильного провода. Для связи задействовано три кабеля, пере- плетённых вместе и уложенных в бухту. Два кабеля образуют 8 витых пар для передачи 8-битовых данных. В третьем кабеле две витые пары используются для передачи сигналов строба управле- ния и тактовой частоты, а оставшиеся две витые пары – для организации об- ратного канала управления параметра- ми комплекса. В вычислительном устройстве оптико-электронного ком- плекса в качестве LVDS-передатчиков установлены три 4-битовые микросхе- мы в миниатюрном корпусе TSSOP16 без каких-либо дополнительных ком- понентов. На разъёме комплекса тре- буется всего 20 контактов для выходно- го LVDS-интерфейса. Однако для осуществления возмож- ности ввода данных в плату PCI-7300A необходимо конвертировать логиче- ские уровни сигналов LVDS в ТТЛ и преобразовать разрядность данных. Для этого был разработан и изготовлен отдельный блок преобразования (рис. 4), который запитывается от ком- пьютера через переходник со стандарт- ного разъёма PS/2, используемого для связи ПК с клавиатурой. Схемотехника блока преобразования элементарна: входной LVDS-буфер, простейшая ПЛИС (программируемая логическая интегральная схема), выходной ТТЛ- буфер, микросхема регулятора пита- ния. Схема разведена на двухслойной печатной плате. Стоимость всех ком- плектующих этого блока, включая пе- чатную плату и корпус, составила ме- нее $100. ПЛИС перекодирует 8-би- товые входные данные с частотой 77,5 МГц в выходные 31-битовые дан- ные с частотой 20 МГц. Частота 20 МГц выбрана, исходя из параметров платы PCI-7300A, и при необходимости мо- жет быть повышена. На рис. 5 показа- ны временные диаграммы входных и выходных сигналов блока преобразо- вания. Во время передачи одиночного строба LVDSSTR по сигналам LVDS- DATA[7…0] передаётся управляющий байт, обозначающий тип данных в те- кущем передаваемом пакете: телемет- рические данные, кадровый синхроим- пульс, строчный синхроимпульс, ви- 54 СТА 3/2011 Р АЗ Р А БОТ КИ / ЦИФРОВ А Я ОБ Р А БОТ КА СИ Г НАЛОВ www.cta.ru STP LVDS кабель, 4 бит 32 бит, управление Питание +5 В STP LVDS кабель, 4 бит STP LVDS кабель, 2 бит, управление Оптико электронный комплекс Разъём телеметрии Блок преобразования интерфейсов ПК Плата PCI 7300A Разъём PS/2 Рис. 3. Структурная схема телеметрической системы Рис. 4. Блок преобразования интерфейсов Рис. 6. Копии экрана программы записи видеоизображения и его отображения Рис. 5. Временные диаграммы входных и выходных сигналов блока преобразования © СТА-ПРЕСС