ЖУРНАЛ СТА 3/2013

ся вычислительные структуры, создан- ные в поле логических блоков ПЛИС, в то время как небольшое количество универсальных микропроцессоров вы- полняют вспомогательные функции: за- грузку конфигураций ПЛИС, обмен данными, управление, тестирование, за- грузку исходных данных, визуализацию результатов и т.п. Высокопроизводительные вычисли- тельные системы (ВВС) на основе ПЛИС предназначены для решения за- дач, требующих обработки сверхболь- ших информационных массивов и по- токов. Современная тенденция к высо- кой плотности вычислений предъявляет особые требования к архитектуре по- строения ВВС и акцентирует внимание на достижении максимальной произво- дительности при таких конструктивных ограничениях, как габариты, потребляе- мая мощность и тепловыделение. Имеющиеся на сегодняшний день вы- числители на базе ПЛИС в основном уз- ко ориентированы на решение задач об- работки по одному и тому же алгоритму большого количества наборов входных данных и до недавнего времени заметно уступали там, где требовались вычисле- ния, связанные с высокоскоростной пе- редачей данных как между элементами ВВС, так и при взаимодействии ВВС с другими элементами кластера. В подавляющем большинстве случа- ев кластеры на основе ПЛИС приме- няются для решения математических задач (в том числе задач криптографии и обеспечения информационной без- опасности), при этом решения по объ- единению всех вычислительных блоков в единое вычислительное пространство заказчик принимает самостоятельно. Такой вариант вполне допустим для ти- повых задач. Однако круг задач, реали- зуемых на кластерах такого рода, значи- тельно шире. Требования, предъявляе- мые к подобным системам их заказчи- ками, диктуют необходимость более специфического функционала, органи- зации гораздо более сложного взаимо- действия между узлами кластера, име- ются существенные требования к про- пускной способности каналов передачи данных. Этот список может быть рас- ширен, однако уже на данном этапе становится ясно, что архитектурные и конструктивные требования заказчиков таковы, что элементы ВВС должны об- ладать значительно улучшенными функциональными характеристиками и давать возможность построения класте- ров любых типов, в том числе и в зави- симости от решаемой задачи. В процессе построения любых про- граммных систем решения о функцио- нальных возможностях и структуре от- дельных компонентов следует прини- мать после того, как будет разработана общая архитектура системы. Этот тезис верен в том числе и тогда, когда речь идёт о написании программного про- дукта для высокопроизводительных кластеров на основе ПЛИС. Наряду с написанием конфигурационных фай- лов ПЛИС существует необходимость в обеспечении совместного функциони- рования всех вычислительных модулей кластера, координации и диспетчериза- ции вычислительного процесса. А РХИТЕКТУРА СУПЕРКОМПЬЮТЕРА НА ОСНОВЕ ПЛИС Современные ПЛИС потенциально обладают широкими возможностями для применения в качестве основных элементов ВВС [4]. При этом главным препятствием к их использованию оста- ётся фактическое отсутствие адекватной архитектуры вычислителя (совокупно- сти вычислителей – кластер), позволив- шей бы наиболее широко применить все потенциальные возможности. Учитывая широкий класс задач, тре- бующих новых подходов к высоко- производительным вычислениям, на основе изложенных принципов перед разработчиками компании FASTWEL была поставлена задача создания вы- числителя нового поколения БВР-01 (рис. 1). Вычислитель ориентирован на решение задач, требующих интенсив- ной обработки данных, применения методов линейной алгебры, цифровой обработки сигналов, математической физики, символьной обработки и рас- считан на использование во многих встраиваемых системах, в том числе в системах военного назначения, систе- мах обеспечения информационной без- опасности, мобильных системах транс- порта. Главные его особенности – воз- можность гибкого конфигурирования собственной структуры и возможность объединения с другими аналогичными устройствами для создания кластерных структур. БВР-01 представляет собой закон- ченный блок в виде 19" конструктива высотой 1U с управляющим компьюте- ром (УК) CPC1301 компании FAST- WEL, выполненным на базе процессо- ра Intel Core 2 Duo, и c восемью ПЛИС Xilinx Virtex-6, соединёнными между собой современным высокоскорост- ным интерфейсом PCI Express Gen 2.0. На БВР-01 могут устанавливаться лю- бые ПЛИС из семейства Xilinx Virtex-6: LX240, LX365, LX550, SX315 или SX475 (табл. 1). Модуль памяти EM-DDR3- 2GB позволяет использовать память DDR3 ёмкостью 2 Гбайт на ПЛИС. На задней панели блока расположе- ны разъёмы внешних интерфейсов (рис. 2). РАЗ РА БОТ КИ / Б Е ЗОПАСНОС Т Ь 71 СТА 3/2013 www.cta.ru Рис. 1. Общий вид БВР-01 Название микросхемы Количество логических элементов Конфигурируемые логические элементы (CLBs) Блочная память Интерфейсы для PCI-E Мас-адреса для Ethernet Количество пользова- тельских вводов/ выводов Логические элементы Распределённая память (кбайт) Количество блоков 18 кбайт Количество блоков 36 кбайт Всего, кбайт XC6VLX75T 74 496 11 640 1 045 312 156 5 616 1 4 360 XC6VLX240T 241 152 37 680 3 650 832 416 14 976 2 4 720 XC6VLX365T 364 032 56 880 4 130 832 416 14 976 2 4 720 XC6VLX550T 549 888 85 920 6 200 1 264 632 22 752 2 4 1 200 XC6VSX315T 314 880 49 200 5 090 1 408 704 25 344 2 4 720 XC6VSX475T 476 160 74 400 7 640 2 128 1 064 38 304 2 4 840 Таблица 1 Основные характеристики современных ПЛИС серии Virtex-6 © СТА-ПРЕСС