ЖУРНАЛ СТА 3/2014

ким образом, более быстрая и срочная задача A 1 всегда «получает» процессор в требуемые моменты времени и процес- сор используется только тогда, когда это действительно нужно для правиль- ной работы приложения. Циклограмма на рис. 7 иллюстриру- ет идеальный случай, когда все вычис- лительные процессы контроллера уложены в две циклические задачи, а ввод-вывод и передача процессора от одной задачи к другой, называемая переключением контекста, происхо- дят идеально быстро. На практике время переключения контекста зави- сит от архитектуры процессора, его тактовой частоты, типа, разрядности и тактовой частоты памяти, а также от качества используемой операционной системы. Приведённые рассуждения могут по- казаться очевидными и банальными большинству разработчиков встраивае- мых систем, однако в некоторых смеж- ных технических областях до сих пор можно встретить мнение, что опера- ционная система реального времени – это дорогостоящий и ненужный слой между процессором и приложением. Во всех контроллерах FASTWEL I/O, начиная с 2008 года, поставляется си- стема исполнения приложений CoDeSys 2.3 с вытесняющей многоза- дачностью. В оригинальной системе ис- полнения для 16-разрядных и неболь- ших 32-разрядных встраиваемых мик- ропроцессоров и микроконтроллеров, поставляемой фирмой 3S-Smart Soft- ware Solutions GmbH производителям ПЛК в составе комплекта адаптации системы исполнения CoDeSys 2.3, не предусматривался режим многозадач- ного исполнения приложений МЭК 61131-3. Многозадачный режим мог ис- пользоваться только в полномасштаб- ной системе исполнения, рассчитанной на применение в контроллере полно- ценной операционной системы, подхо- дящего 32-разрядного процессора и приличного объёма доступной опера- тивной памяти. Контроллеры модель- ного ряда CPM70x не подходили для развёртывания полномасштабной си- стемы исполнения CoDeSys 2.3. Стои- мость одной лицензии на такую систе- му (точнее, стоимость лицензионной марки, которая должна наклеиваться на каждый контроллер с CoDeSys) состав- ляла значительную долю от ожидаемой АППА РАТ НЫЕ С Р Е ДС Т В А / П РОМЫШЛ Е ННЫЕ КОН Т РОЛЛ Е РЫ 79 СТА 3/2014 www.cta.ru A 1 вытесняет A 2 t 1 t 2 t T 1 A 1 A 2 τ 1 τ 3 < T 2 T 2 Условные обозначения: А – алгоритм; Т – период цикла; t 1 , t 2 – моменты времени; τ – время выполнения. Рис. 7. Циклограмма исполнения алгоритмов разной срочности и длительности на контроллере с вытесняющей многозадачностью