СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 2011-3

Цифровая обработка сигналов (ЦОС, DSP) является одной из самых мощных технологий, которая актив но используется в устройствах связи, метеорологи, радиолокации и гидро локации, медицинской визуализации изображений, цифровом звуковом и телевизионном вещании, сейсмораз ведке и многих других. Применение методов ЦОС позволяет обеспечить высокую помехоустойчивость систем обработки данных, необходимую точность и разрешающую способ ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 66 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 3 2011 Приложения для цифровой обработки сигналов в ПЛИС Владимир Вычужанин (Одесса, Украина) Реализация сложных алгоритмов цифровой обработки сигналов (ЦОС) может быть успешно осуществлена в ПЛИС с архитектурой FPGA. Использование для этих целей 64'битной каскадной шины и сумматора'накопителя в новой ПЛИС Stratix V позволяет поддерживать несколько уровней точности блока ЦОС. ность, простое сопряжение подсис тем обработки сигналов, стабиль ность параметров тракта обработки информации и ряд других преиму ществ. В современных высокопроизводи тельных системах ЦОС часто исполь зуют программируемые логические интегральные схемы (ПЛИС), а для ре ализации сложных алгоритмов ЦОС применяют ПЛИС с архитектурой FPGA. Такому подходу способствует развитие технологии программируе мой логики, сопровождаемое расши рением номенклатуры ПЛИС и появ лением возможностей реализации но вых классов алгоритмов, предъявляю щих различные требования к точности ЦОС. В различных приложениях ЦОС (радиолокационные системы с вы соким разрешением; беспроводные станции связи с многочисленными входами и выходами; медицинские томографы) часто необходима точ ность обработки выше, чем обычный диапазон в 18 бит. Требования к точ ности варьируются на стадиях про ектирования фильтров с конечной импульсной характеристикой (КИХ), при реализации быстрого преобра зования Фурье (БПФ), в адаптивных алгоритмах фильтрации и др. Во мно гих ПЛИС используется DSP архитек тура фиксированной точности 18 × × 18 или 18 × 25, что недостаточно для КИХ фильтров, а также при реализа ции БПФ. Поэтому для поддержания более точного режима ЦОС применя ются энергоёмкие решения, такие как использование DSP блока 18 × 25 для реализации операции 9 × 9 или кас кадное включение нескольких бло ков DSP низкой точности. В 2010 г. фирма Altera представила новые ПЛИС семейства Stratix пятого поколения архитектуры FPGA, спроек тированные по 28 нм техпроцессу TSMC. В целях повышения точности обработки цифровых сигналов фир ма разработала DSP блок переменной точности с 64 битной каскадной ши ной, интегрированныйвПЛИСStratixV. Основными достоинствами нового се мейства являются более высокая про изводительность, большой логический объём и малое энергопотребление. Кроме того, преимуществами ПЛИС Stratix V является наличие 64 разряд ного сумматора накопителя, каскада сумматоров для реализации систоли ческих КИХ фильтров, возможности увеличения числа независимых опе раций умножения, поддержки опера ций с плавающей точкой удвоенной точности. ПЛИС Stratix V поддерживают интер фейс внешней памяти DDR3 SDRAM с 18 битный набор коэффициентов Сумматор накопитель 2 бита 64 бита 18 × 18 64 бита 18 × 18 Х + – + – Σ 64 бита + – +/– +/– 18 битный набор коэффициентов Входной регистр Промежуточный мультиплексор Выходной мультиплексор Выходной регистр Х Рис. 1. Структурная схема DSP#блока ПЛИС Stratix V в режиме работы с 18#битной точностью 27 битный набор коэффициентов Сумматор накопитель 72 бита 64 бита 64 бита + – Σ 64 бита + – +/– 26 бит +/– Входной регистр Промежуточный мультиплексор Выходной мультиплексор Выходной регистр Х 27 × 27 Рис. 2. Структурная схема DSP#блока ПЛИС Stratix V в высокоточном режиме работы © СТА-ПРЕСС