СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 2011-3

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ тактовой частотой до 800 МГц. Среди преимуществ новых микросхем следу ет отметить наличие встроенных сис тем дробной ФАПЧ и блоков Embed ded Hardcopy (встроенного копиро вания). Микросхемы Stratix V содержат до 1,1 млн. логических элементов, 53 Мбит встроенной памяти и 3680 умножителей 18 × 18. Без увеличения энергопотребления и стоимости они предоставляют разработчикам в два раза больше логических ресурсов по сравнению с микросхемами преды дущих семейств. Используемая тех нология позволяет увеличить быст родействие Stratix V почти на 35%, снизив потребляемую мощность на 30% по сравнению с четвёртым по колением Stratix. Приёмопередат чики, работающие на скоростях 28 Гбит/с, потребляют всего 200 мВт на канал. В семейство ПЛИС Stratix V вошли модели Stratix V GT, Stratix V GX, Stratix V GS и Stratix V E. Они охваты вают широкий круг приложений для проводных и беспроводных сетей, во енной техники, медицинского обору дования и систем хранения данных. ПЛИС Stratix V GT оптимизированы для решения высокоскоростных за дач (40G/100G/400G) и содержат встроенные трансиверы с максималь ной скоростью передачи данных 28 Гбит/с. ПЛИС Stratix V GX и Stratix V GS содержат встроенные трансиве ры с максимальной скоростью пере дачи данных 12,5 Гбит/с. Stratix V GS оптимизированы для решения задач цифровой обработки сигналов с пе ременной точностью; Stratix V E оп тимизированы для прототипирова ния заказных микросхем (ASIC). Под держка ПЛИС семейства Startix V GX и Stratix V GS обеспечивается САПР Quartus II v.10.0. В блоке ЦОС накопитель является не отъемлемой частьюмногих операций, позволяющих обеспечить высокую точность вычислений. ВПЛИС Stratix V используются 64 разрядные накопи тели с возможностью округления ко нечного результата. Конфигурацию каждого блока ЦОС переменной точности можно настро ить с помощью двойного умножителя 18 × 18 бит (см. рис. 1) или высокоточ ного 27 × 27 разрядного умножителя (см. рис. 2). Блок ЦОС выполняет раз личные операции умножения для каж 67 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 3 2011 Реклама Точность режимов, поддерживаемых DSP блоком Точность режима Применение 3 независимых режима 9 × 9 Низкая точность при фиксированной точке 2 режима суммирования 18 × 18 Средняя точность при фиксированной точке 2 независимых режима 18 × 18 с разрешением 32 бита Средняя точность при фиксированной точке 1 независимый режим 18 × 25 или 18 × 36 Высокая точность при фиксированной точке 1 независимый режим 27 × 27 Высокая точность при фиксированной точке или одинарная точность при плавающей точке © СТА-ПРЕСС