СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 2011-3

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ Реализуемый с помощью DSP бло ков переменной точности КИХ фильтр относится к нерекурсивным фильтрам. Аналитическое описание такого фильтра имеет следующий вид: y ( n ) = c 0 x ( n ) + c 1 x ( n – 1) + + … + c p x ( n – p ), где p – порядок фильтра; x ( n ) – вход ной сигнал; y ( n ) – выходной сигнал; c i – коэффициенты фильтра. На рисунке 6 показана реализован ная в DSP блоках переменной точнос ти ПЛИС Stratix V структурная схема КИХ фильтра, состоящая из умножи телей, элементов задержки (регистров) и сумматоров. В ней предусмотрены следующие возможности оптимиза ции (см. рис. 7): ● встроенные предварительные сум маторы могут быть использованы при реализации симметричного фильтра, что позволяет уменьшить число умножителей в два раза; ● регистры используются для хране ния коэффициентовфильтра c i внут ри DSP блока, что позволяет эконо мить количество регистров и объём памяти и увеличить тактовуючасто ту фильтра; ● два уровня сумматоров в одном бло ке позволяют строить КИХ фильтры прямой формы; ● регистры на выходе DSP блока поз воляют реализовать каскад систоли ческого КИХ фильтра. В DSP блоке переменной точнос ти функции предварительного сум матора жёстко фиксированы. При этом как предварительный сумма тор, так и умножитель являются частью сумматора DSP блока, а эле менты задержки реализованы с ис пользованием регистров за предела ми DSP блока. Предварительные сум маторы в основном используются для построения симметричных КИХ фильтров. Такая структура сумма тора в DSP блоке переменной точ ности при реализации симметрич ных КИХ фильтров прямой формы позволяет в два раза уменьшить чис ло умножителей, если предваритель но использовать две выборки дан ных с умножением на общий коэф фициент. В симметричных КИХ фильтрах операции на двух умножителях можно 69 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 3 2011 18 битный набор коэффициентов ( × 8) 72 бита 64 бита Режим 18 битной точности Высоко точный режим 18 × 18 64 бита 18 × 18 Х + – + – Σ 64 бита Выходной регистр систолического КИХ фильтра Двухуровневые сумматоры для КИХ фильтра прямой формы Коэффициенты регистра хранения Встроенные в симметричный КИХ фильтр предварительные сумматоры + – +/– +/– 18 битный набор коэффициентов ( × 8) Входной регистр Промежуточный мультиплексор Выходной мультиплексор Выходной регистр Х 27 битный набор коэффициентов ( × 8) 72 бита 64 бита 27 × 27 или 18 × 36 64 бита Х + – Σ 64 бита + – +/– Входной регистр Промежуточный мультиплексор Выходной мультиплексор Выходной регистр 18 × 36 режим 26 битный предварительный сумматор для комплекса 18 × 25 Рис. 7. Реализация КИХ фильтра в DSP блоке ПЛИС Stratix V C 0 X n Y n 28 нм DSP Block Х Z –1 C 1 28 нм DSP Block Х Z –1 28 нм DSP Block Х C 2 C N–1 28 нм DSP Block Х Z –1 Сумматоры Рис. 6. Прямая форма КИХ фильтра, реализованная с использованием DSP блока ПЛИС Stratix V © СТА-ПРЕСС