СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 2011-3

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 70 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 3 2011 18 битный набор коэффициентов ( × 8) 72 бита 64 бита Режим 18 битной точности Высокоточный режим 18 × 18 64 бита 18 × 18 Х + – + – Σ 64 бита 64 битная каскадная шина Двойное 18 × 18 для комплекса умножителей + – +/– +/– 18 битный набор коэффициентов ( × 8) Входной регистр Промежуточный мультиплексор Выходной мультиплексор Выходной регистр Х 27 битный набор коэффициентов ( × 8) 72 бита 64 бита 27 × 27 или 18 × 36 64 бита Х + – Σ 64 бита + – +/– Входной регистр Промежуточный мультиплексор Выходной мультиплексор Выходной регистр 18 × 36 режим 26 битный предварительный сумматор для комплекса 18 × 25 Рис. 9. Оптимальная структура БПФ в DSP блоке переменной точности Х X 3 X 2 C0 Х + + Х Х + X 1 X 0 C0 C1 C1 18 битный набор коэффициентов 18 × 18 18 × 18 Х + – +/– +/– 18 битный набор коэффициентов Х Х X 3 X 2 X 0 X 1 C0 Х + + + C1 C 0 X n 28 нм DSP Block Х C 1 Х Х C 2 C N–1 Х Z –1 Z –1 Z –1 Z –1 Z –1 Z –1 Z –1 Z –1 Сумматоры + + + + 28 нм DSP Block 28 нм DSP Block Рис. 8. Реализация симметричных КИХ фильтров прямой формы в DSP блоке ПЛИС Stratix V © СТА-ПРЕСС